

# 基础知识 - DSP和RISC-V

中科昊芯技术支持部

李玉尧

20231102

# 第一部分

## 中科昊芯的产品是什么

# 中科昊芯的产品

- HX2000系列是基于**RISC-V**的**数字信号处理器 (DSP)**

- 超越友商DSP系列产品，从硬件上可以和国际友商同封装同型号产品P2P替换；
- 横向对标ARM M4成本及功能，具有优势；
- 包括2802X、2803X、2833X、28002X、2837X等主流产品，涵盖DSP 90%以上的应用场景。



自研专用DSP指令



中科昊芯RISC-V DSP  
(H28x DSP核)

## ● HX2000系列

### HXS320F28027PTT

HXS320F28027PTT是中科吴芯定点DSC平台上的最新产品，基于自主研发的H28x内核，32位定点RISC-V DSP架构。该芯片专为白色家电、马达驱动、小型伺服、开关电源等行业，具备ADC、ePWN、HRPWN、eQEP、eCAP、模拟比较器等专业外设。同时，基于IQmath及电机算法库，专门支持FOC算法计算、有感/无感角度解析、小型伺服控制、电源电压及功率稳定等应用。



#### 高性能32位处理器（基于RISC-V H28x内核）

- 主频120MHz(周期8.33ns)
- 哈佛(Harvard)总线架构
- 硬件乘法除法单元
- 4通道高速DMA
- 快速中断响应和处理
- 统一存储器编程模型
- 高效代码（使用C/C++和汇编语言）



#### 芯片及系统开销

- 3.3V单电源供电
- 无上电顺序要求
- 集成上电和欠压复位源
- 片内闪存, SRAM, OTP内存, 引导ROM可用
- 代码安全模块



#### 时钟和系统控制

- 两个内部12MHz零引脚振荡器
- 片内振荡器/外部时钟输入
- 三个32位CPU定时器
- 看门狗计时器模块
- 支持锁相环路(PLL)倍频系数动态调整



#### 128位安全密钥/锁

- 保护安全内存块
- 防止硬件逆向工程

#### 高级仿真特性

- 分析和断点功能



#### 增强型控制外设

- 增强型脉宽调制器(ePWM)
- 高分辨率PWM(HRPWM)
- 增强型捕获(eCAP)
- 增强型正交编码器模块(eQEP)
- 模数转换器(ADC)
- 片内温度传感器
- 比较器



#### 多达22个具有输入滤波功能且可单独编程的多路复用 GPIO引脚

- 可支持所有外设中断的外设中断扩展(PIE)模块
- 每个ePWM模块中包含独立的16位定时器



#### 串行端口外设

- 一个SCI(UART)模块
- 一个SPI模块
- 一个I2C模块



#### 封装选项

- 48引脚薄型四方扁平(LQFP)封装

### HXS320F28034PNT

HXS320F28034PNT是中科吴芯定点DSC平台上的最新产品，基于自主研发的H28x内核，32位定点RISC-V DSP架构。该芯片专为伺服控制、工业变频、光伏或储能等行业，增强了eCAN、Lin、eQEP等专业外设。基于IQmath及电机算法库，专门支持FOC算法计算、有感/无感角度解析、专业伺服、多轴系统控制等应用。



#### 高性能32位处理器（基于RISC-V H28x内核）

- 主频120MHz(周期8.33ns)
- 哈佛(Harvard)总线架构
- 硬件乘法除法单元
- 4通道高速DMA
- 快速中断响应和处理
- 统一存储器编程模型
- 高效代码（使用C/C++和汇编语言）



#### 芯片及系统开销

- 3.3V单电源供电
- 无上电顺序要求
- 集成上电和欠压复位源
- 片内闪存, SRAM, OTP内存, 引导ROM可用
- 代码安全模块



#### 时钟和系统控制

- 两个内部12MHz零引脚振荡器
- 片内振荡器/外部时钟输入
- 三个32位CPU定时器
- 看门狗计时器模块
- 支持锁相环路(PLL)倍频系数动态调整



#### 128位安全密钥/锁

- 保护安全内存块
- 防止硬件逆向工程

#### 高级仿真特性

- 分析和断点功能



#### 增强型控制外设

- 增强型脉宽调制器(ePWM)
- 高分辨率PWM(HRPWM)
- 增强型捕获(eCAP)
- 高分辨率输入捕获(HRCAP)
- 增强型正交编码器模块(eQEP)
- 模数转换器(ADC)
- 片内温度传感器
- 比较器



#### 多达45个具有输入滤波功能且可单独编程的多路复用 GPIO引脚

- 可支持所有外设中断的外设中断扩展(PIE)模块
- 每个ePWM模块中包含独立的16位定时器



#### 串行端口外设

- 一个SCI(UART)模块
- 两个SPI模块
- 一个I2C模块
- 一个本地互联网络(LIN)总线
- 一个增强型控制器局域网络(eCAN)总线



#### 封装选项




- 80引脚薄型四方扁平(LQFP)封装

## **第二部分**

### **DSP是什么**

# DSP是什么

- DSP(Digital Signal Processing, 数字信号处理) , 是利用计算机或专用处理设备, 以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理。
- DSP芯片(Digital Signal Processor, 数字信号处理器), 是一种具有特殊结构的微处理器, 将外接的物理信号数字化后, 以数字形式来进行处理的微处理器。可以用来快速的实现各种数字信号处理算法。
- DSP芯片的内部采用程序和数据分开的哈佛结构, 具有专门的硬件乘法器, 广泛采用流水线架构。提供特殊的DSP 指令, 可以用来快速的实现各种数字信号处理算法。它不仅可编程性, 而且实时运行速度快, 效率远高于通用微处理器, 广泛用于音频, 视频处理, 以及数字滤波等应用。



# DSP的历史

1.世界上第一个单片DSP芯片是1978年AMI公司宣布的S2811

2.1979年，美国intel公司发布的商用可编程器件2920是DSP芯片的一个主要里程碑。

以上两种芯片内部都没有现代DSP芯片所必须有的单周期乘法器。

3.1980年，日本NEC公司推出的mP D7720是第一个具有硬件乘法器的商用DSP芯片，从而被认为是第一块单片DSP器件。

4.1982年，日本Hitachi 公司推出浮点DSP芯片，是第一个采用CMOS工艺生产浮点DSP芯片。

5.1983年，日本的Fujitsu公司推出的MB8764，其指令周期为120ns，且具有双内部总线，数据吞吐率有了大的飞越。

6.1984年，AT&T公司推出的DSP32，是第一个高性能的浮点DSP芯片。

DSP厂商中最成功的是美国德克萨斯仪器公司（Texas Instruments，简称TI）的一系列产品。

C2000（TI之前叫做DSP，后来叫DSC，划到了MCU的分类），有定点型号和带有FPU的浮点型号

C5000 一般是低功耗定点DSP，用于音频处理

C6000 浮点DSP，高性能，用于工业信号处理，也可以用于视频处理

# 定点和浮点

- 计算机不仅需要存储整数，还需要存储小数。由于计算机中并没有专门的部件对小数中的小数点进行存储和处理，所有需要一种规范，使用二进制数据表示小数。
- 定点数的一个常用表示方法Q-Format

Q格式，就是将一个小数放大若干倍后，用整数来表示小数。

使用时使用适中的定标，既可以表示一定的整数复位也可以表示小数复位，如使用Q15格式，可表示 - 65536.0 ~ 65535.999969482区间内的数据。

- 浮点数的常用标准 -- IEEE754

IEEE 754标准准确地定义了单精度和双精度浮点格式，

单精度浮点格式共 32 位，其中，s、exp 和 frac 段

分别为 1 位、k=8 位和 n=23 位，如图

当相同位数的计算机表示数据（比如64位），浮

点数能表示的数据范围远远大于定点数表示的数据范围。

- 当相同位数的计算机表示数据（比如64位），浮点数的相对精度比定点数要高。
- 浮点数在计算时，要分阶码部分的计算和尾数部分的计算，而且运算结果要求规格化，故浮点运算步骤比定点数运算步骤多，运算速度比定点运算速度低





## **第三部分**

### **RISC-V是什么**

# 常见的处理器简介

- CPU (Central Processing Unit 中央处理器)，电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。CPU的功能主要为执行指令、处理数据、控制外设。
- MCU (Micro Controller Unit微控制单元)又称单片微型计算机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。
- DSP (Digital Signal Processor数字信号处理器)，DSP芯片专门为DSP运算设计的，一般采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，可以用来快速的实现各种数字信号处理算法。
- GPU (Graphics Processing Unit, 缩写: GPU)，又称显示核心、视觉处理器、显示芯片。用于3D图形处理，比如3D环境材质贴图 and 顶点混合、纹理压缩和凹凸映射贴图。GPU的生产商主要有NVIDIA和AT (被AMD收购)。
- NPU (Neural-network Processing Unit)，也被称为AI加速器，以CNN为例，CNN计算由大量的乘加计算（乘法累加计算）组成。传统的CPU架构进行类似的累加计算，效率非常低的。而NPU是指专门针对神经网络计算进行特殊优化设计的处理器。
- FPGA(Field - Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

# CPU 指令集 (Instruction Set Architecture, ISA)

指令集定义了一台计算机可以执行的所有指令的集合，每条指令规定了计算机执行什么操作，所处理的操作数存放的地址空间以及操作数类型。ISA规定的内容包括数据类型及格式，指令格式，寻址方式和可访问地址空间的大小，程序可访问的寄存器个数、位数和编号，控制寄存器的定义，I/O空间的编制方式，中断结构，机器工作状态的定义和切换，输入输出结构和数据传送方式，存储保护方式等。

## 1、CISC

Complex Instruction Set Computing (CISC) 复杂指令集，比如Intel的X86等

指令集较丰富，对特殊任务有专用的特殊指令。

## 2、RISC

Reduced Instruction Set Computing (RISC) 精简指令集，比如ARM,MIPS, RISC-V等

注重的是指令集的优化，RISC的设计者对常用的指令进行优化使它们更加简单高效，对于不常用的指令，通过拆分成常用的指令来实现。

	CISC	RISC
指令系统	指令比较多，基本上是一个功能一条指令；每个特定、复杂的功能都有专门的指令。因此实现特殊功能容易，每条指令可以处理的工作比较丰富；格式不规则，执行时间较长	只有少数的常用指令；对不常用的功能或大部分复杂操作使用简单指令合成。因此实现复杂功能时，效率可能不高。但可例用流水线和超标量技术加以改进和弥补。格式非常标准；每条指令执行时间都很短
CPU架构	电路单元丰富，结构复杂，面积大，功耗大	单元电路较少，结构简单，布局紧凑，面积小，功耗小

指令集通常包括下面内容：

算数运算：加减乘除；逻辑运算：与或非，左移右移；跳转指令：实现程序的循环和跳转；比较指令：大于，小于，等于；内存读写：LOAD、STORE；特殊寄存器操作：读写特殊寄存器；除了通用指令之外，还有特殊指令，例如浮点指令，向量指令，特殊定制指令等等。

下图就是RISC-V 的RV32I的指令集；是开源指令集；所以世界上有两种指令集，私有指令集和开源指令集。

## Free & Open RISC-V Reference Card ①

Base Integer Instructions: RV32I, RV64I, and RV128I					RV Privileged Instructions		
Category	Name	Fmt	RV32I Base		+RV{64,128}		RV mnemonic
<b>Loads</b>	Load Byte	I	LB	rd,rs1,imm			<b>CSR Access</b> Atomic R/W CSRRW rd,csr,rs1
	Load Halfword	I	LH	rd,rs1,imm			Atomic Read & Set Bit CSRRS rd,csr,rs1
	Load Word	I	LW	rd,rs1,imm	L{D Q}	rd,rs1,imm	Atomic Read & Clear Bit CSRRC rd,csr,rs1
	Load Byte Unsigned	I	LBU	rd,rs1,imm			Atomic R/W Imm CSRRWI rd,csr,imm
	Load Half Unsigned	I	LHU	rd,rs1,imm	L{W D}U	rd,rs1,imm	Atomic Read & Set Bit Imm CSRRSI rd,csr,imm
<b>Stores</b>	Store Byte	S	SB	rs1,rs2,imm			Atomic Read & Clear Bit Imm CSRRCI rd,csr,imm
	Store Halfword	S	SH	rs1,rs2,imm			<b>Change Level</b> Env. Call ECALL
	Store Word	S	SW	rs1,rs2,imm	S{D Q}	rs1,rs2,imm	Environment Breakpoint EBREAK
<b>Shifts</b>	Shift Left	R	SLL	rd,rs1,rs2	SLL{W D}	rd,rs1,rs2	Environment Return ERET
	Shift Left Immediate	I	SLLI	rd,rs1,shamt	SLLI{W D}	rd,rs1,shamt	<b>Trap Redirect</b> to Supervisor MRTS
	Shift Right	R	SRL	rd,rs1,rs2	SRL{W D}	rd,rs1,rs2	Redirect Trap to Hypervisor MRTH
	Shift Right Immediate	I	SRLI	rd,rs1,shamt	SRLI{W D}	rd,rs1,shamt	Hypervisor Trap to Supervisor HRTS
	Shift Right Arithmetic	R	SRA	rd,rs1,rs2	SRA{W D}	rd,rs1,rs2	<b>Interrupt</b> Wait for Interrupt WFI
	Shift Right Arith Imm	I	SRAI	rd,rs1,shamt	SRAI{W D}	rd,rs1,shamt	<b>MMU</b> Supervisor FENCE SFENCE.VM rs1
<b>Arithmetic</b>	ADD	R	ADD	rd,rs1,rs2	ADD{W D}	rd,rs1,rs2	
	ADD Immediate	I	ADDI	rd,rs1,imm	ADDI{W D}	rd,rs1,imm	
	SUBtract	R	SUB	rd,rs1,rs2	SUB{W D}	rd,rs1,rs2	
	Load Upper Imm	U	LUI	rd,imm			
Add Upper Imm to PC	U	AUIPC	rd,imm				
<b>Optional Compressed (16-bit) Instruction Extension: RVC</b>							
Category	Name	Fmt				RVC	RVI equivalent

# 常见的CPU指令集架构

- X86, 依靠强有力的Intel, 强势控制产业链, 获取价值链上最丰厚的那部分利润.
- ARM, 依靠IP授权的商业模式, 且技术上走与Intel差异化路线, 加上一些些运气 (踏对了手机这条路, 谢谢TI-Nokia, Apple, Samsung for big.Little) 走小而美的路线, 但是凭借已经形成巨大的生态系统, 占据优势.
- MIPS, 很学术很精美很帅, 但是对指令集控制松散, 导致生态系统分裂, 没有形成合力, 典型厂商, 中科龙芯, 北京君正
- RISC-V, 当前最热门的指令集, 开放, 没有授权问题, 可以用于MCU, 也可以用于MPU。

# 为什么是RISC-V

- RISC-V（发音为“risk-five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。
- 与大多数指令集相比，RISC-V指令集可以自由地用于任何目的，允许任何人设计、制造和销售RISC-V芯片和软件。虽然这不是第一个开源指令集，但它具有重要意义，因为其设计使其适用于现代计算设备（如仓库规模云计算、高端移动电话和微小嵌入式系统）。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件，这解决了新指令集通常的弱点。
- 该项目2010年始于加州大学伯克利分校，但许多贡献者是该大学以外的志愿者和行业工作者。
- RISC-V指令集的设计考虑了小型、快速、低功耗的现实情况来实做，但并没有对特定的微架构做过度的设计。
- 完全开源：对指令集使用，RISC-V基金会不收取高额的授权费。开源采用宽松的BSD协议，企业完全自由免费使用，同时也容许企业添加自有指令集拓展而不必开放共享以实现差异化发展。
- 架构简单：RISC-V架构秉承简单的设计哲学。体现为：

在处理器领域，主流的架构为x86与ARM架构。x86与ARM架构的发展的过程也伴随了现代处理器架构技术的不断发展成熟，但作为商用的架构，为了能够保持架构的向后兼容性，其不得不保留许多过时的定义，导致其指令数目多，指令冗余严重，文档数量庞大，所以要在这些架构上开发新的操作系统或者直接开发应用门槛很高。而RISC-V架构则能完全抛弃包袱，借助计算机体系结构经过多年的发展已经成为比较成熟的技术的优势，从轻上路。RISC-V基础指令集则只有40多条，加上其他的模块化扩展指令总共几十条指令。RISC-V的规范文档仅有145页，而“特权架构文档”的篇幅也仅为91页。。

## **第四部分**

**中科昊芯的产品能做什么**

# 在哪里应用

- 电机驱动器相关

步进电机

BLDC (直流无刷)

PMSM (永磁同步)

ACIM(交流感应电机)



- 数字电源相关

PFC

UPS

逆变器

光伏






# 卖点一：HX28x DSP内核

- 完全**自主知识产权**—基于RISC-V
- 定义工业自动化细分领域**专有DSP指令集**
- 增加硬件乘法、除法器，提高计算速度
- 增大数据总线带宽，有效提升数据吞吐量
- 具有独特指令集의FIR 滤波器进一步提高数据处理速度
- 解决了国内DSP应用市场困扰多年的两个重大难题：

## 应用生态和知识产权

H28x DSP内核矢量计算/变换、三角函数、数字微积分、浮点计算，速度较国外同型号提升50%-110%



## 卖点二：外设

- ADC

速度快，精度高，具有独立的采样保持器，可以实现多路模拟量的同步采样。可以取代片外ADC。

- ePWM/HRPWM

高精度，带死区控制，非常适合马达驱动/数字电源应用中的功率器件控制。

- QEP

可以接增量式编码器，硬件解码。

- CLA

本质上是一个协处理器，可以跟CPU（HX28x）并行运行，分担一部分数据处理的工作。

- CLB

类似于FPGA，可以灵活配置，可以实现诸如多协议的编码器接口等。降低系统成本。

**谢谢**